世纪新能源网-新能源行业媒体领跑者,聚焦光伏、储能、世纪新能源网、氢能行业。
  • 微信客服微信客服
  • 微信公众号微信公众号

Clock时钟电路PCB设计布局布线要求

   2023-11-16 扬兴科技扬兴科技4260
核心提示:时钟电路就是作为计时功能准确运动的振荡电路,任何工作都是依照时间顺序,那么产生这个时间的电路就是时钟电路,时钟电路一般是由晶体振荡器/谐振器、控制芯片/RTC芯片以及匹配电容组成。

时钟电路就是作为计时功能准确运动的振荡电路,任何工作都是依照时间顺序,那么产生这个时间的电路就是时钟电路,时钟电路一般是由晶体振荡器/谐振器、控制芯片/RTC芯片以及匹配电容组成。

针对时钟电路PCB设计有以下注意事项:

1、晶体电路布局需要优先考虑,布局整体紧凑,布局时应与芯片在同一层并尽量靠近放置,以避免打过孔,晶体走线尽可能的短,远离干扰源,尽量远离板边缘;

2、如果出现晶体电路在布局过程中与芯片放置在不同层的情况,应尽可能的让靠近芯片,让走线变短,并需要将晶体走线全程进行包地处理,以避免被干扰;

3、晶体以及时钟信号走线需要全程包地处理,包地线每隔200-300mil至少添加一个GND过孔,并且必须保证邻层的地参考面完整。

4、晶体的当前层可围绕其进行GND走线形成地环,在地环放置GND过孔,连接到相邻的GND平面层,用以隔离噪声。

5、时钟走线Xin与Xout以及晶体下方投影区域禁止任何走线,避免噪声耦合进入时钟电路;

6、晶体下面相邻层必须保证完整的参考平面,避免出现跨分割现象,有助于隔离噪声,保持晶体输出。

 
反对 0举报 0 收藏 0 评论 0
 
更多>同类资讯
2024全球光伏品牌100强榜单全面开启【申报入口】 2024第四届中国高比例风光新能源电力 发展研讨会
推荐图文
推荐资讯
点击排行
 
Baidu
map